(19 日本国特許庁 (JP)

⑩特許出願公開

⑩公開特許公報(A)

昭60—28271

(1) Int. Cl. 4
H 01 L 29/78

識別記号

庁内整理番号 7377-5F ❸公開 昭和60年(1985)2月13日

発明の数 1 審査請求 未請求

(全 5 頁)

Ø縦型MOSFET

0)特

顧 昭58-136195

②出 願 昭58(1983)7月26日

⑩発 明 者 富永保

横須賀市夏島町1番地日産自動 車株式会社追浜工場内

⑪出 願 人 日産自動車株式会社

横浜市神奈川区宝町2番地

70代 理 人 弁理士 和田成則

町 粗 包

1. 発明の名称

版型MOSFET

2. 特許請求の範囲

(1) 主電極(ソース電極またはドレイン電極) の一方となる第1導電型の半導体技体と:

前記半導体基体の1主面側に設けられた第2巻 電型のウェル領域と:

前記第2導電型のウェル領域内に設けられ、かつ主電極の他方となる第1導電型のウェル領域と; 主電極の一方となる第1専電型の半導体基体と 主電極の他方となる第1専電型のウェル領域とに またがって、基体表面に絶縁膜を介して配置され たゲート電極とを備えた模型MOSFETであって:

・前記主電板の一方となる第1準電型の半準体結体と主電極の他方となる第1等電型のウェル領域との固に位置する第2準電型ウェル領域の表面は、 迷体表面に対して傾斜した斜面となっていて、か つ前記ゲート電極は前記斜面に沿って絶縁膜を介 して配置されていることを特徴とする縦型MOS FFT。

3. 発明の詳細な説明

《発明の分野》

この発明は、オン抵抗およびスレッショルド電圧をともに低下させた報型MOSFETに関する。 《従来技術とその問題点》

この種の観型MOSFETとしては、例えばAdolph Blicher若、1981 Academic Press社(San Francisco)発行に係わる「Fic Id Effect and Bipular Power Transister Physics」の13章(270p~305p)に聞示されている。

P型ウェル領域8 およびN + 型ソース領域9 を順次自己競合的に2 重拡散により形成し、P型ウェル領域8 とN + 型ソース領域9 の機方向拡散を利用して、ソース領域4 の拡散後に残った P ウェル領域8 の表面にチャンネル部 C H が形成されるようにしたものである。

次に、この観型MOSFETの製造工程を第3 図を参照しながら説明する。

まず、第1の工程では第3図(a)に示す如く、 N・型シリコンウェファ1上にN型エピタキシャル殴2を有する半導体基体3を用意し、この半導体基体3の1主面4上を3μα 程度エッチングして斜面10を形成する。

次いで、第2の工程では第3図(b)に示す如く、基体3の1主面側に、ゲート酸化膜5とポリシリコンからなるゲート電極膜6を順次積層形成する。

次いで、第3の工程では第3図(c)に示す如く、約4級55 およびゲート電極膜 6 を必要な部分のみを残してエッチングによって除去する。

〈発明の目的〉

この発明の目的は、オン抵抗およびスレッショルド電圧Vェゖがともに低い模型MOSFETを提供することにある。

〈発明の構成〉

この発明は、上記の目的を遠成するために、、主電極(ソース電極またはドレイン電極)の一方となる第1準電型の半導体基体と主電極の他方となる第1準電型のウェル領域との間に位置する第2準電型ウェル領域の表面に沿って絶縁膜を介して前記ゲート電極を配置させたものである。

〈実施例の説明〉

第2図はこの発明に係る概型MOSFETの素子断面図である。なお、同図において前記従来例と同一構成部分については同符号を付して説明は 省略する。

同図に示す如く、この模型MOSFETにあっては、ソース領域となるN↑ウェル領域9とドレ

次いで、第4の工程では第3図(d)に示す如く、ポリシリコンよりなるゲート電極膜6をマスクとして、Pウェル領域8を約4μョの深さに拡散形成する。

次いで、第5の工程では第3図(c)に示す如く、所定のレジストをマスクとして、前記 P ウェル領域 8 の中央部に電極取出用の P * ウェル領域 1 1 を約0.5~1 μα 程度の深さに拡散形成する。

次いで、第6の工程では第3図(f)に示す如く、前記ゲート領極膜6をマスクとして2丘拡散によりソース領域となるN+ウェル領域9を拡散によって形成する。

次いで、第7の工程では第3図(g)に示す如く、 禁休3の表面にCVD等によって、リンガラスからなる層間絶縁膜12を形成し、その後コンタクト穴13を開口形成する。

次いで、第8の工程では第3図(h)に示す如く、以上で形成された替休3の表面にAℓ電極層14を蘇替形成する。

以上の工程で製作された観型MOSFEETの工程で製作された観型MOSFEETの設備がある。 も水平に広がる場合と対域に広がる。ために広がるの方が広く広がる。ための場合の方が広く広がる。ためにはけいてはいてはいかないではいかではないではいかではないが、ゲートで圧Oでもソースがでくいいではいいが、ゲートでは対がチャンスルがではいいではない。

次に、第4図はこの発明に係わる縦型MOSFETの製造工程の他の例を示す図である。この実施例方法にあっては、シリコンの部分的酸化(LOCOS)技術で厚い酸化酸を作り、その際に形成されるパーズピークと呼ばれる部分を前記斜面として利用するとともに、該厚い酸化膜をマスクにウェル領域とソース領域の2億拡散を自己整合

的に行なおうとするもので、斜面に対して位置す れすることなくチャンネルを形成できる。

まず、第1の工程では第4図(a)に示す如く、 N・シリコンウェファ1上にN型エピタキシャル 図2を陥えた半導体基体3を用意し、その上面に ウェル、ソース領域の拡散部分に対応して図示し ない聴いSiOz 膜を形成し、更にその上にCV D祭によってSi 2 N・膜2 Oを形成する。

次いで、第2の工程では、第4図(b)に示す 如く、半導体基体3の表面を2μα 程度の厚さに 酸化し、これによりSisNe 敗20に関われて いない部分に厚いSiOz21を成長させる。こ の厚いSiOz21の周辺部にはパーズピークと 呼ばれる斜面29が形成される。

次に、第3の工程では、第4図(c)に示す如く、Si3N4 膜20を除去し、前記厚いSIO 221をマスクとしてイオン注入等によりP型不 純物を4μm 程度の厚さに拡散して、Pウェル領域22を形成する。

次いで、第4の工程では、第4図(d)に示す

如く、 P ウェル領域 2 2 のコンタクトを取るため、 高濃度の P + 型不純物拡散領域 2 3 を形成する。

次いで、第5の工程では、第4図(e)に示す 如く、SiO221をマスクとしてN型不純物を O.5μπ 程度の深さに拡散して、ソース領域と なるN・ウェル22を形成する。

次いで、第6の工程では、第4図(「)に示す 如く、SiOz21をエッチングで完全に除去し、 ゲート酸化膜となるSiOz膜24、ゲート電板 となるポリシリコン膜25を熱酸化、CVD等で 順次形成する。

次いで、第7の工程では、第4図(g)に示す 如く、前記SiOz膜24およびポリシリコン膜 25を必要な部分についてエッチングで除去した 後、更に層間絶縁膜となるPSG膜26をCVD でその全面に形成した後、コンタクト穴27を則 口する。

次いで、第8の工程では、第4図(h)に示す 如く、基体3の全面にソース電板となるALW2 8を蒸む形成する。 以上の工程で得られる様型MOSFETにあっては、LOCOS技術を用いて斜値を形成した後の厚い酸化膜をマスクにして、ウェル領域とソース領域を拡散するようにしたため、斜面とチャンネルが自己整合的に形成でき、これによりチップサイズを小さくできるという効果が得られる。
《発明の効果》

以上の各実施例の説明でも明らかなように、この発明に低わる報型MOSFETによれば、ウェル領域のソース領域との接合面の不純物設度で決まる報型MOSFETのスレッショルド電圧を変えることなく、知チャンネル効果を抑止でき、低オン抵抗でしかも低スレッショルド電圧の模型MOSFETを得ることができる。

4. 図面の簡単な影明

第1 図は従来の報型MOSFETのチャンネル部を示す素子所面図、第2 図は木発明に係わる報型MOSFETのチャンネル部を示す素子所面図、第3 図は斜面をエッチングによって形成する場合の製造工程の一例を示す工程図、第4 図は斜面を

LOCOS技術を用いて形成し、斜面に対しチャンネルを自己整合的に形成する場合の製造工程の

- 例を示す工程図である。

- 1…シリコンウェファ
- 2 … エピタキシャル層
- 3 … 半導体基体
- 4 … 基体の1主面
- 5 … ゲート 酸 化 膜
- 6 …ゲート電極膜
- 8 … P ウェル領域
- 9 … ソースとなる N + 領域
- 10,29…斜面
- C H … チャンネル部


特 許 出 願 人

日産自動車株式会社


代理人 弁理士 和 田 成 則





第 / 図





第2図



























1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-028271

(43)Date of publication of

13.02.1985

application:

(51)Int.CI.

H01L 29/78

(21)Application

58-136195

(71)

NISSAN MOTOR CO LTD

number:

(22)Date of filing:

26.07.1983

(72)Inventor:

Applicant:

TOMINAGA TAMOTSU

(54) VERTICAL TYPE MOSFET


(57) Abstract:

PURPOSE: To reduce both ON-resistance and threshold voltage of the titled MOSFET by a method wherein the surface of a P-well, to be positioned between the N type Si substrate to be turned to the main electrode of one side and the N-well to be turned to the main electrode on the other side, is inclined against the surface of a substrate and a gate electrode is arranged through the intermediary of an insulating film.

CONSTITUTION: An etching is performed on the main surface of a substrate 3 having an N-epitaxial layer 2 and a slunting face is formed on an N+ type Si substrate, a gate oxide film 5 and a poly Si electrode 6 are selectively arranged, and a P-well 8 is formed. Then, a P-well 11 to be used to lead-out electrode is formed in the center of the well 8, and an N+ source 9 is formed by performing a double diffusion using an electrode 6 as a mask. The above is covered by a PSG12, an aperture 13 is provided, and an Al electrode 14 is attached.

According to this constitution, a channel part CH is formed on the slunting face 10, channel effect can be

blocked without changing the threshold voltage of the vertical type FET, which will be determined by the impurity density on the junction face of the well 8 and the N-source 9, for the N type drain layer of high impurity density due to the lowering of ON-resistance, thereby enabling to obtain the device having low ON-resistance and threshold voltage.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office